AMD EPYC Venice (Zen 6, 256 núcleos) Inicia Producción en Masa en el Nodo 2nm de TSMC — El Primer CPU HPC en Este Proceso

AMD confirmó el 21 de mayo de 2026 que su procesador EPYC de sexta generación —con nombre en clave “Venice” y construido sobre la microarquitectura Zen 6— ya está en producción en volumen en la instalación de fabricación N2 (clase 2nm) de TSMC en Taiwán. Es el primer CPU de computación de alto rendimiento en alcanzar producción masiva en este nodo. Una segunda rampa de producción en la fábrica de TSMC en Arizona seguirá más adelante en 2026.

Venice llega en configuraciones de hasta 256 núcleos por socket. AMD afirma más del 70% de mejora en rendimiento por vatio respecto a EPYC Turin (Zen 5) y más del 30% de incremento en densidad de hilos con el mismo footprint de socket.

Lo que Zen 6 en N2 significa para los centros de datos

El salto de TSMC N3 (empleado en Turin) a N2 no es incremental. El proceso N2 de TSMC utiliza transistores nanosheet gate-all-around, que reemplazan el diseño FinFET que ha definido la última década de fabricación de procesadores. Los transistores gate-all-around envuelven el material de la puerta en los cuatro lados del canal, reduciendo la fuga de corriente y permitiendo un empaquetado más denso con el mismo margen de voltaje.

El efecto práctico para Venice: AMD puede integrar 256 núcleos completamente funcionales en un stack multi-chiplet manteniendo el TDP dentro de los límites que admiten las especificaciones OCP de 400W y el socket AMD para servidores. El récord anterior para un CPU de servidor era el EPYC Turin de AMD con 192 núcleos.

Rendimiento por vatio por encima de la frecuencia bruta

El discurso de AMD para Venice gira deliberadamente en torno a la eficiencia, no a la velocidad de reloj. La compañía apunta a hyperscalers y proveedores de nube cuyo coste de infraestructura está dominado por energía y refrigeración, no por el precio de compra. Una mejora del 70% en eficiencia en un clúster de 100.000 nodos se traduce directamente en reducciones medibles del gasto eléctrico y la capacidad de refrigeración.

El competidor de Intel, Clearwater Forest (Xeon 6 sobre Intel 18A), también se espera en 2026, aunque Intel no ha confirmado fechas de producción en volumen. El Grace CPU Superchip de NVIDIA, utilizado en los racks GB200 NVL72, está orientado específicamente a cargas de trabajo de IA y no es un competidor directo en el segmento de servidor de propósito general.

Disponibilidad y ecosistema

Venice encajará en el mismo socket SP5 (LGA-6096) que Turin, permitiendo a los fabricantes de servidores actualizar plataformas existentes con una actualización de firmware en lugar de un rediseño completo del chasis. Dell, HPE, Lenovo y Supermicro han confirmado líneas de servidores compatibles con Venice.

La disponibilidad general de servidores basados en Venice se espera para el tercer trimestre de 2026. Las instancias en la nube de AWS, Google Cloud y Azure típicamente llegan 3-6 meses después de la disponibilidad del hardware — por lo que instancias respaldadas por Venice son probables para finales de 2026 o el primer trimestre de 2027.

Los ingresos del segmento de centros de datos de AMD han crecido de forma secuencial durante siete trimestres consecutivos. Venice es la apuesta para que ese impulso continúe en un mercado de CPU para servidores cada vez más competitivo.