AMD EPYC Venice Es el Primer Silicio HPC en TSMC N2 — Zen 6 a 2nm con Producción en Arizona Confirmada
AMD confirmó que EPYC Venice (Zen 6) es el primer producto HPC fabricado en el nodo de proceso N2 de TSMC (clase 2nm), aportando un 10-15% de mejora de rendimiento sobre Turin. Simultáneamente, AMD confirmó producción en volumen del EPYC 9005 en la Fab 21 de TSMC en Arizona, satisfaciendo los requisitos de procedencia de la Ley CHIPS de EE.UU.
AMD ha confirmado que EPYC “Venice” —su próxima generación de CPU de servidor sobre arquitectura Zen 6— es el primer producto de computación de alto rendimiento fabricado en el nodo de proceso N2 de TSMC. N2 es la tecnología de clase 2nm de TSMC, y Venice representa la vanguardia de la hoja de ruta de servidores de AMD para 2027 y más allá. AMD reveló este hito junto con la confirmación de que los actuales procesadores EPYC 9005 “Turin” de 5ª generación están validados para producción en volumen en la Fab 21 de TSMC en Phoenix, Arizona.
El proceso N2 ofrece una mejora del 10-15% en rendimiento monohilo a potencia equivalente, o una reducción del 25-30% en consumo a rendimiento equivalente, respecto a N3E (el nodo usado por Turin). La Fab 21 de TSMC en Arizona ha alcanzado tasas de rendimiento de aproximadamente el 70% en silicio N2 —el umbral considerado viable comercialmente para producción a gran escala. El volumen de producción se espera antes de finales de 2026.
Por Qué el Anuncio de Arizona Es Tan Importante Como el N2
La presión de los controles de exportación de EE.UU. ha empujado a los grandes proveedores de nube y hyperscalers a exigir cadenas de suministro geográficamente verificadas, fuera de fábricas chinas, para infraestructura de IA y servidores. La confirmación de AMD de producción doméstica del EPYC 9005 elimina un obstáculo de adquisición que había ralentizado los despliegues a gran escala de EPYC en las cargas de trabajo reguladas de Azure, AWS y Google Cloud. El silicio de servidor fabricado en TSMC Arizona satisface los requisitos de procedencia de la Ley CHIPS para contratos del gobierno y defensa de Estados Unidos.
La Fab 21 de TSMC en Phoenix es actualmente la única instalación de producción en volumen de TSMC fuera de Taiwán. La Fase 2 (N2) inicia producción en 2026. La Fase 3 (A16) está programada para 2028. La inversión total en Arizona supera ya los 65.000 millones de dólares —uno de los mayores compromisos de fabricación de semiconductores de la historia de Estados Unidos.
El Ángulo Competitivo con Intel
Intel presentó esta semana en COMPUTEX el Xeon Clearwater Forest (Nova Lake, 52 núcleos) sobre su proceso 18A. Dos caminos sub-3nm distintos quedan ahora confirmados: AMD en TSMC N2, Intel en Intel 18A. Estos nodos no son directamente comparables —TSMC N2 e Intel 18A tienen arquitecturas de transistor, características de potencia y perfiles de densidad diferentes— pero ambos representan la vanguardia de lo que es comercialmente alcanzable en 2026.
AMD ha superado históricamente a Intel cuando mantiene una ventaja de proceso. Si TSMC N2 Venice mantiene su ventaja de rendimiento durante la rampa de producción, la mejora IPC del 10-15% compuesta con margen de frecuencia le da a AMD un argumento sólido en el mercado de peticiones de propuesta de los hyperscalers frente a Nova Lake.
Los recuentos de núcleos y velocidades de reloj de Venice no han sido revelados. La confirmación de tape-out en el mercado de servidores suele preceder a los anuncios de silicio de producción en 18 meses, situando Venice en producción para despliegues de servidores en el año natural 2028.
El Calendario de GPU Sigue Abierto
AMD no ha confirmado cuándo las GPUs discretas RDNA 5 o los aceleradores de IA Instinct MI400 pasarán a TSMC N2. El tape-out de Venice confirma que la asignación N2 de AMD en TSMC es lo suficientemente sustancial como para ejecutar un programa completo de CPU de servidor —la pregunta sobre la asignación para Instinct MI400 frente a Blackwell Ultra de NVIDIA sigue siendo la más crítica comercialmente para los compradores de infraestructura de IA.
Para los arquitectos de centros de datos que planifican adquisiciones de aceleradores de IA para 2027-2028, la confirmación N2 de Venice es una señal, no un compromiso. El evento Data Center and AI Technology Premiere de AMD de este año debería ofrecer más claridad sobre el calendario de Instinct.